In-Circuit-Test (ICT)– Fehlerlokalisierung auf Komponenten- und Netzebene
Fehler erkennen, bevor sie zum Systemproblem werden
Der In-Circuit-Test (ICT) ist ein elektrisches Prüfverfahren für bestückte Leiterplatten (PCBA), das gezielt auf Netz- und Komponentenebene prüft. Er schließt die Lücke zwischen automatischer optischer Inspektion (AOI) und Funktionstest – und macht Fertigungsfehler dort sichtbar, wo sie am einfachsten zu lokalisieren und zu beheben sind: direkt an der einzelnen Lötstelle, am einzelnen Bauteil.
Was der ICT kann und was nicht

ICT-Prüfung bei der EPnP: Elektronische Baugruppen werden über Prüfadapter kontaktiert und auf elektrische Funktion, Verbindungen und Fertigungsqualität kontrolliert.
Ein klares Verständnis der Möglichkeiten und Grenzen des ICT ist entscheidend für ein sinnvolles Prüfkonzept:
Der ICT prüft:
- Kurzschlüsse und Unterbrechungen im Netz (Lotbrücken, kalte Lötstellen, fehlende Verbindungen)
- Bauteilwerte – Widerstände, Kondensatoren und Induktivitäten werden gegen ihre Sollwerte gemessen
- Bauteilpolarität – falsch bestückte Dioden, Elkos oder ICs werden erkannt
- Bestückungsvollständigkeit – fehlende oder vertauschte Bauteile werden identifiziert
- Isolationswiderstände zwischen benachbarten Netzen
Der ICT ersetzt keinen Funktionstest:
Bei eingeschränktem Testzugang (z. B. durch hohe Packungsdichte, fehlende Testpunkte oder BGA-Bauteile ohne Durchkontaktierungen) sinkt die Testabdeckung
Er prüft keine Systemfunktion –ob eine Schaltung korrekt arbeitet, ob Signalintegrität, Timing oder Regelkreise stimmen, ist nicht Gegenstand des ICT
Er kann keine dynamischen Parameter messen (Frequenzverhalten, Einschwingzeiten, Stromaufnahme im Betrieb)
Der ICT ist damit kein Ersatz für den Funktionstest, sondern eine gezielte Ergänzung, er filtert Fertigungsfehler heraus, bevor sie im Funktionstest als schwer lokalisierbare Systemfehler auftreten.
Ihr Vorteil: Entwicklung und Fertigung aus einer Hand
Hier liegt der entscheidende Unterschied zu reinen EMS-Anbietern: Bei EPnP entwickeln und fertigen wir Ihre Baugruppen. Das bedeutet, dass Testbarkeit kein nachträglicher Kompromiss ist, sondern von Anfang an ins Design einfließt.
Design for Testability (DFT) ab der Schaltungsentwicklung
Wir planen die ICT-Anforderungen bereits in der Entwicklungsphase mit ein:
- Testpunkte und Testpads werden von Beginn an im Leiterplatten-Layout vorgesehen – in der richtigen Größe, mit ausreichend Abstand und auf der für die Kontaktierung optimalen Seite
- Netzlistenabgleich zwischen Schaltplan und ICT-Programm ist direkt möglich, weil beides aus unserem Haus kommt
- Keep-out-Zonen und Zugänglichkeit für den Nadeladapter werden beim Platzieren berücksichtigt, nicht nachträglich „hineinverhandelt“
- Boundary-Scan-Anbindung (JTAG) kann bei komplexen ICs und BGAs von vornherein vorgesehen werden, um die Testabdeckung gezielt zu erhöhen
Das Ergebnis: Statt nachträglich zu diskutieren, ob und wo Testpunkte noch untergebracht werden können, entsteht ein Design, das von Anfang an eine hohe ICT-Testabdeckung ermöglicht.
MCU-Programmierung über den ICT-Adapter
Ein weiterer Praxisvorteil: Über den ICT-Nadeladapter kann in vielen Fällen gleichzeitig die Programmierung von Mikrocontrollern und programmierbaren Bausteinen (In-System Programming via JTAG, SWD oder herstellerspezifische Schnittstellen) erfolgen. Das spart einen separaten Fertigungsschritt, reduziert Handling und ermöglicht die direkte Verknüpfung von Programmierung und elektrischer Prüfung in einem Arbeitsgang.
Typische Einsatzbereiche
Der ICT entfaltet seinen größten Nutzen in Szenarien, in denen Prozessstabilität, Rückverfolgbarkeit und präzise Fehlereingrenzung gefordert sind:
• Medizintechnik – regulatorische Anforderungen an Nachweisbarkeit und Prozessvalidierung
• Luft- und Raumfahrt – höchste Anforderungen an Zuverlässigkeit und Dokumentation
• Automotive – Serienqualität mit stabilen, reproduzierbaren Prüfergebnissen
• Industrieelektronik – Mittel- und Großserien mit stabilen Designs
Besonders effektiv ist der klassische ICT mit Nadeladapter bei Serien- und Mittelserienfertigungen mit eingefrorenen Designs, bei denen sich die Investition in den Adapter und das Prüfprogramm über die Stückzahl amortisiert.
Flying-Probe-Test: ICT-Qualität auch bei kleinen Stückzahlen
Gerade in unseren Zielmärkten Medizintechnik und Luft- und Raumfahrt sind die Stückzahlen häufig zu gering, um einen dedizierten Nadeladapter wirtschaftlich zu rechtfertigen, die Anforderungen an Prüftiefe und Nachweisbarkeit sind aber besonders hoch. Genau hier setzt der Flying-Probe-Test an.
So funktioniert der Flying-Probe-Test
Statt eines baugruppenspezifischen Nadeladapters mit festen Kontaktstiften arbeitet der Flying-Probe-Tester mit frei positionierbaren Prüfnadeln, die softwaregesteuert jeden beliebigen Punkt auf der Leiterplatte anfahren. Das Prüfprogramm wird direkt aus den CAD- und Netzlistendaten generiert, ohne mechanischen Adapterbau.
Vorteile für Medizintechnik und Aerospace
- Keine Adapter-Investition – der Test ist bereits ab Losgröße 1 wirtschaftlich einsetzbar, ideal für Prototypen, Kleinserien und Varianten mit häufigen Designständen
- Schnelle Verfügbarkeit – neue Prüfprogramme können innerhalb kurzer Zeit erstellt und angepasst werden, ohne auf Adapterfertigung warten zu müssen
- Gleiche Prüftiefe – Kurzschlüsse, Unterbrechungen, Bauteilwerte und Polarität werden auf Netzebene geprüft, vergleichbar mit dem klassischen ICT
- Flexibel bei Designänderungen – bei Revisionsständen oder Varianten wird nur das Prüfprogramm angepasst, nicht die Hardware
- Beidseitige Kontaktierung – viele Flying-Probe-Systeme können Ober- und Unterseite gleichzeitig prüfen, was bei beidseitig bestückten Baugruppen den Testzugang verbessert
Einschränkungen gegenüber dem Nadeladapter-ICT
- Längere Prüfzeit pro Baugruppe – da die Nadeln sequenziell positioniert werden, ist der Test langsamer als die parallele Kontaktierung über einen Nadeladapter
- Nicht wirtschaftlich bei hohen Stückzahlen – ab einer bestimmten Seriengröße ist der Nadeladapter-ICT in Durchsatz und Stückkosten überlegen
- Keine MCU-Programmierung – die ISP-Integration über den Prüfadapter entfällt; die Programmierung muss in einem separaten Schritt erfolgen
Unsere Empfehlung
Wir setzen den Flying-Probe-Test gezielt dort ein, wo die Kombination aus hohen Qualitätsanforderungen und geringen Stückzahlen einen Nadeladapter-ICT nicht rechtfertigt. In der Praxis betrifft das einen Großteil unserer Medizintechnik- und Aerospace-Projekte. Sobald ein Design in die Serie übergeht und die Stückzahlen steigen, kann der Übergang zum Nadeladapter-ICT nahtlos erfolgen, die Prüfstrategie und die DFT-Vorarbeit bleiben dabei vollständig erhalten.
Wenn der ICT an Grenzen stößt
Bei starker Miniaturisierung, beidseitiger Bestückung mit eingeschränktem Zugang oder BGAs ohne testbare Durchkontaktierungen reicht weder ICT noch Flying Probe allein aus. In diesen Fällen bewerten wir gemeinsam, welche Ergänzungen sinnvoll sind:
- Boundary Scan (JTAG) für digitale ICs und BGAs ohne physischen Testzugang
- Spezialisierte Funktionstests für Parameter, die der ICT konstruktionsbedingt nicht erfassen kann
Reproduzierbare Ergebnisse durch Prozesskontrolle
Ein ICT liefert nur dann verlässliche Ergebnisse, wenn die gesamte Kette stimmt: Prüfprogramm, Kontaktierung und Dokumentation.
- Nadeladapter-Qualifizierung und -Wartung: Regelmäßige Prüfung der Kontaktstifte auf Verschleiß und Kontaktwiderstand
- Grenzwertpflege: Prüfgrenzen werden auf Basis von Fertigungsdaten kalibriert, um Pseudofehler zu minimieren
- Traceability: Prüfergebnisse werden baugruppenindividuell dokumentiert und sind in die Rückverfolgbarkeitskette integriert
FAQ
EPnP kombiniert je nach Projekt verschiedene Prüf- und Testverfahren: 3D-AOI, SPI, elektrische Tests wie ICT oder Flying Probe, Boundary Scan, spezifische Testadapter, Burn-In- oder Stresstests sowie Funktionstests mit Programmierung, Kalibrierung und Dokumentation. Gemeinsam mit Ihnen entsteht ein Testkonzept, das zu Risiko, Volumen und Budget passt.
Die EPnP unterstützt Entwickler und Konstrukteure mit Design-for-Manufacturing und Design-for-Test. Dazu gehören Empfehlungen zu Layout, Footprints, Testpunkten, Boundary Scan und Prüfkonzept. So entsteht eine Baugruppe, die elektrisch prüfbar, stabil produzierbar und für den Übergang in die Serie vorbereitet ist.
Die passende Teststrategie hängt von Risiko, Volumen und Anwendung ab. Typisch sind 100 Prozent AOI/SPI für SMD-Baugruppen, Funktions- oder In-Circuit-Tests bei sicherheitskritischen Anwendungen sowie Stichproben- oder Stresstests bei robusten, unkritischen Applikationen. EPnP entwickelt daraus ein Prüfkonzept, das technisch sinnvoll und tragfähig ist.
Direkter Datenupload über unser Anfrageportal:
Schneller zum Angebot, Automatische Datenprüfung, transparente Kommunikation, sicherer Datenaustausch (DSGVO-konform, verschlüsselt, auf deutschen Servern).
